基于FPGA最大迭代次数可变的LDPC译码器设计
进入标准下载页面
本资源下载需 1 点
论文简介
基于FPGA最大迭代次数可变的LDPC译码器设计
相关推荐